vom 23.04.2026
Für ein langfristiges Projekt im Automotive-Halbleiterumfeld suchen wir einen erfahrenen Physical Design Engineer (m/w/d) mit Fokus auf RTL-to-GDS Implementierung digitaler ASIC-Blöcke.
Aufgaben: Physical Implementation digitaler Blöcke von RTL bis GDS. Erstellung von Design Constraints. RTL Synthese inkl. DFT Integration. Floorplanning, Placement und Routing. Clock Tree Optimierung. Timing Closure und Signoff Analysen. Congestion Analyse und Layout Optimierung. Zusammenarbeit mit Design- und Verification-Teams.
Anforderungen: Abgeschlossenes Studium Elektrotechnik, Mikroelektronik, Physik oder vergleichbar. Mindestens 5 Jahre Erfahrung im Physical Design. Erfahrung mit RTL-to-GDS Flow. Sehr gute Kenntnisse in Cadence Tools (Genus, Innovus, Tempus). Erfahrung mit Timing Closure. Sehr gute Englischkenntnisse
Kontaktadresse
|
